フリップフロップ回路 の意味・用法を知る

複数のデータを同一のタイミングで受信するためには、複数のデータ及びクロック信号を複数の フリップフロップ回路 に送信する方法がある。

• 公開日：2016/04/14
• 出典：受信回路及び半導体集積回路
• 出願人：株式会社ソシオネクスト

前記制御部から出力されたデジタル信号の対称性を改善して出力するための出力部をさらに備え、前記出力部は、前記デジタル信号が入力される フリップフロップ回路 と、前記フリップフロップ回路にクロック信号を入力する入力回路とを有し、前記入力回路は、前記デジタル信号に同期して前記制御部から出力された信号を前記クロック信号として前記フリップフロップ回路に入力することができ、前記フロップフロップ回路は、前記入力回路により入力されたクロック信号に基づいて、入力されたデジタル信号を出力し、前記第１の生成部及び前記第２の生成部のそれぞれは、前記フリップフロップ回路から出力されたデジタル信号に基づいて、前記信号の生成を...

• 公開日：2016/07/07
• 出典：信号変換装置
• 出願人：株式会社ダイレクト・アール・エフ

チップＣＨＩＰ１０は、 フリップフロップ回路 ＲＣ（ＲＣ１０−ＲＣ１２）、選択部ＳＥＬＵ１０、フリップフロップ回路ＢＲＣ（ＢＲＣ１０−ＢＲＣ１３）、出力部ＯＵ（ＯＵ１０−ＯＵ１３）および端子ＴＭを有する。

• 公開日：2016/06/20
• 出典：半導体装置および半導体装置の試験方法
• 出願人：富士通株式会社

送信回路は、第１のクロック信号に同期して、入力パラレルデータを複数の フリップフロップ回路 内でシフトさせるシフトレジスタ（２０２）と、第１のクロック信号の位相に応じた位相の第２のクロック信号を出力する制御回路（２０１）と、入力パラレルデータ及び複数のフリップフロップ回路の出力パラレルデータのうちのいずれかを選択するセレクタ（２０３）と、第２のクロック信号に同期して、セレクタにより選択されたパラレルデータをシリアルデータに変換する変換回路（２０４）とを有し、制御回路は、前記検出された第１のクロック信号の位相のずれ量に応じて、選択信号をセレクタに出力する。

• 公開日：2016/05/12
• 出典：送信回路、集積回路及びパラレルシリアル変換方法
• 出願人：株式会社ソシオネクスト

ホールドマージンを考慮して フリップフロップ回路 をラッチ回路に置き換え半導体集積回路を最適化する回路設計方法を提供する。

• 公開日：2015/12/03
• 出典：回路設計方法
• 出願人：株式会社ソシオネクスト

クロック信号に基づいて入力信号をラッチする第１の フリップフロップ回路 と、入力信号の状態を監視するラッチ回路と、第１のフリップフロップ回路の後段に設けられ第１のフリップフロップ回路の出力信号を後段回路へ伝播する第２のフリップフロップ回路と、第１および第２のフリップフロップ回路の出力信号に基づいて入力信号の立ち上がりおよび立ち下がりエッジを検出する論理回路と、第１および第２のフリップフロップ回路の出力信号に基づいて第１のフリップフロップ回路から第のフリップフロップ回路への入力信号の伝播を制御する制御回路と、ラッチ回路、論理回路および制御回路の出力信号に基づいて第２のフリップフロップ回路のイネーブル...

• 公開日：2015/03/02
• 出典：ノイズ除去回路およびノイズ除去方法
• 出願人：ＮＥＣプラットフォームズ株式会社

また、従来の フリップフロップ回路 よりもトランジスタ数を削減し、占有面積を縮小したフリップフロップ回路を提供する。

• 公開日：2014/04/24
• 出典：フリップフロップ回路および半導体装置
• 出願人：株式会社半導体エネルギー研究所

データ転送元の第１クロックドメインに属し、クロック信号とは異なるゲート信号がアサートされているとき、入力データを転送データとして出力し、ゲート信号がネゲートされているとき、転送データを保持するラッチ回路と、データ転送先の第２クロックドメインに属し、イネーブル信号及びクロック信号に応答して、ラッチ回路から出力される転送データを保持して出力データとして出力する フリップフロップ回路 と、入力データが有効であることを示す信号に基づいて、ゲート信号をパルス状にアサートし、ゲート信号に基づいて、転送データが安定していることを示すイネーブル信号を生成して出力する制御回路とを有する。

• 公開日：2015/08/20
• 出典：半導体装置
• 出願人：株式会社ソシオネクスト

データ転送回路は、第１のデータ送信部（１０１）と、２以上の第２のシフトレジスタ（１１２ａ〜１１２ｃ）とを有し、前記第１のデータ送信部は、データを記憶する複数の第１の フリップフロップ回路 を有し、前記複数の第１のフリップフロップ回路のデータをシフトすると共に、前記複数の第１のフリップフロップ回路の出力端子のうちの２以上の出力端子のデータをそれぞれ前記２以上の第２のシフトレジスタに送信する第１のシフトレジスタ（１０３）を有し、前記２以上の第２のシフトレジスタは、それぞれ、前記複数の第１のフリップフロップ回路の出力端子のうちの２以上の出力端子から入力したデータをシフトする。

• 公開日：2015/11/02
• 出典：データ転送回路
• 出願人：富士通株式会社

特に、スタンバイ状態が長い フリップフロップ回路 またはＳＲＡＭ(Static Random Access Memory)メモリ回路などに使用されているＰチャネルＭＯＳのトランジスタの場合には、ＤＣストレスにて大きくＮＢＴＩが劣化していることが考えられる。

• 公開日：2015/04/23
• 出典：半導体集積回路装置
• 出願人：ルネサスエレクトロニクス株式会社