ラッチ回路 の意味・用法を知る

照明制御装置１は、異常信号が入力されると強制点灯信号の出力を保持する ラッチ回路 １３と、移動体３の動力装置が起動状態であることを示す点火信号、制御信号、および強制点灯信号に基づいて、光源２３を点灯および消灯の何れかに制御するロジック回路１４をさらに備える。

• 公開日：2017/03/16
• 出典：照明制御装置、照明装置、および移動体
• 出願人：パナソニックＩＰマネジメント株式会社

前記 ラッチ回路 は、入力される信号が第１状態のときはラッチ状態を維持し、第２状態のときにラッチ状態を解除する。

• 公開日：2017/12/21
• 出典：調光信号増幅装置、電源装置、照明装置および照明システム
• 出願人：東芝ライテック株式会社

...NAND又はNOR回路の第１の出力配線と接続され、第二のNAND又はNOR回路の第２の入力配線と異なる入力配線を形成する第１の配線パターン、および、第二のNAND又はNOR回路の第２の出力配線と接続され、第一のNAND又はNOR回路の第１の入力配線と異なる入力配線を形成する第２の配線パターンを備えた ラッチ回路 と、外的作用の検出対象領域に対する外的作用を検知する攻撃検知部を備え、出力配線又は配線パターンが外的作用の検出対象領域に延在し、攻撃検知部は、第１の出力配線または第２の出力配線の出力の変化により外的作用を検出する。

• 公開日：2017/07/06
• 出典：電子回路、及び外的作用検出用ラッチ回路
• 出願人：富士通株式会社

クロック信号の立ち上がりで駆動される複数の第１ ラッチ回路 及び前記クロック信号の立ち下がりで駆動される複数の第２ラッチ回路を含み、前段のラッチ回路のデータ出力ノードが後段のラッチ回路のデータ入力ノードに接続される形式で、前記複数の第１ラッチ回路の各々が前記複数の第２ラッチ回路の中の隣接する第２ラッチ回路に接続されるように、前記複数の第１ラッチ回路及び前記複数の第２ラッチ回路の各々が交互に接続されることで形成されるループの形状に、直列接続された複数のラッチ回路と、前記複数のラッチ回路は、各々が互いに隣接する前記第１ラッチ回路と前記第２ラッチ回路からなる複数のラッチ回路対により構成され、各々の前記ラ...

• 登録日：2020/03/31
• 出典：分周回路及び半導体集積回路
• 出願人：株式会社ソシオネクスト

選択回路は、第１ ラッチ回路 にラッチされた第１アドレスと直接入力された第２アドレスのいずれかを選択し、第２ラッチ回路は選択されたアドレス信号をラッチしてデコード回路に出力する。

• 公開日：2017/12/14
• 出典：マルチポートメモリ、メモリマクロおよび半導体装置
• 出願人：ルネサスエレクトロニクス株式会社

ライト点灯制御回路１は、定電流回路２、スイッチオン検出回路３、低電圧検出回路４、 ラッチ回路 ５、及び放電回路６を主な構成要素として備えている。

• 公開日：2017/10/05
• 出典：ライト点灯制御回路
• 出願人：株式会社ケーヒン

差動出力としてリセット期間には同じ値を出力し、評価期間には得られている判定結果に応じて補正した差動の入力信号に係る判定動作を行って判定結果を出力する比較器と、評価期間における比較器の出力を保持する ラッチ回路 と、ラッチ回路の論理閾値を制御する調整回路とを有し、調整回路は、ラッチ回路の論理閾値をリセット期間における比較器の出力に近づけるように制御する。

• 公開日：2017/12/28
• 出典：判定帰還型等化回路及び半導体集積回路
• 出願人：富士通株式会社

請求項１において、前記一時記憶回路は、前記入力クロック信号が第１論理レベルのとき前記入力アドレス信号を取り込み、前記第１論理レベルとは異なる第２論理レベルのときに、前記入力アドレス信号の値に関わらず取り込んだ値を前記内部アドレス信号として保持する ラッチ回路 を有し、前記内部アドレス信号は、前記アドレスデコーダに入力される、メモリマクロ。

• 公開日：2017/12/14
• 出典：メモリマクロおよび半導体集積回路装置
• 出願人：ルネサスエレクトロニクス株式会社

垂直選択デコーダと ラッチ回路 は、行列状に配置された画素のうちの、電子シャッタ動作を行う画素の行を特定するシャッタ行アドレスの開始アドレスと終了アドレスに基づいて、シャッタ行アドレスを設定する。

• 公開日：2017/06/15
• 出典：制御装置および制御方法、並びに固体撮像装置
• 出願人：ソニーセミコンダクタソリューションズ株式会社

請求項１記載の半導体集積回路をラッチ帰還部として備える ラッチ回路 。

• 公開日：2017/03/23
• 出典：半導体集積回路、ラッチ回路およびフリップフロップ回路
• 出願人：パナソニックＩＰマネジメント株式会社