プログラマブルロジックデバイス の意味・用法を知る

また、コンピュータ６００の代わりにＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）のような プログラマブルロジックデバイス を用いてもよい。

• 公開日：2017/06/15
• 出典：同報通信システム、制御方法、および、親局制御装置、子局制御装置
• 出願人：日本電気株式会社

この医療用信号処理装置２２４は、複数の機能ブロックを有する プログラマブルロジックデバイス で構成されている。

• 公開日：2017/09/21
• 出典：医療用観察システム
• 出願人：ソニー・オリンパスメディカルソリューションズ株式会社

プログラマブルロジックデバイス は物理層において、同期対象装置からの、同期パラメータが含まれる時刻同期メッセージを受信して解析することと、プログラマブルロジックデバイスはローカル基準時刻と前記同期パラメータの更新設定に基づき、前記時刻同期メッセージの応答メッセージを生成することと、プログラマブルロジックデバイスは、前記応答メッセージ及びＣＰＵが前記同期対象装置に送信したリンク構築・通信メッセージを、プリセットの順序に前記同期対象装置に送信することと、を含み、前記プログラマブルロジックデバイスが物理層において、同期対象装置からの時刻同期メッセージを受信して解析することは、前記プログラマブルロジック...

• 登録日：2018/12/14
• 出典：ネットワーク装置用の時刻同期方法、装置及び時刻同期サーバ
• 出願人：中興通訊股ふん有限公司

順序回路が示す内部状態がハードウェア記述言語（ＨＤＬ）による論理プログラムと等価に遷移するかについて、効率的に検証することができる プログラマブルロジックデバイス 及びその検証方法を提供する。

• 公開日：2014/04/03
• 出典：プログラマブルロジックデバイス及びその検証方法
• 出願人：株式会社東芝

プログラマブルロジックデバイス の回路データを記憶した記憶部をアクセスせず、且つ、回路データの不正書き換え検出に必要なプログラマブルロジックデバイスの通電時間を短縮した、不正書き換え検出回路及び画像形成装置を提供する。

• 公開日：2011/10/27
• 出典：不正書き換え検出回路、画像形成装置
• 出願人：京セラドキュメントソリューションズ株式会社

再構成可能なコンピュータは少なくとも１つの プログラマブルロジックデバイス 上で実行される中央プロセッシングユニットとこの中央プロセッシングユニットに結合されたプログラマブルロジックとを備え、プログラマブルロジックは所与のアプリケーションを処理するためにコンピュータシステムの能力を最適化するよう再構成可能である請求項１記載の方法。

• 公開日：2011/05/06
• 出典：再構成可能なプログラマブルロジックデバイスコンピュータシステム
• 出願人：アルテラ・コ―ポレ―シヨン

遅延ライブラリ生成装置（１）は、論理エレメントアレイの構造情報（３１）、 プログラマブルロジックデバイス 全体のレイアウトデータ（３５）、およびプログラマブルロジックデバイス全体のネットリスト（３９）を記憶する記憶装置（３０）と、記憶装置（３０）を参照し、構造情報（３１）に基づき、配線経路区間に関する配線経路情報（３３）を抽出する配線経路抽出部（２１）と、プログラマブルロジックデバイス全体のレイアウトデータ（３５）を解析し、グローバル配線からの寄生素子および隣接配線とのクロストークのパラメタを抽出する解析部（２３）と、抽出されたパラメタに基づいて詳細遅延データ（３７）を算出する遅延算出部（２５）と...

• 公開日：2012/09/06
• 出典：遅延ライブラリ生成装置、遅延ライブラリ生成装置の制御方法、コンピュータプログラム、及び記録媒体
• 出願人：日本電気株式会社

コンピューティングデバイスまたはプロセッサは、例えば、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはその他の プログラマブルロジックデバイス とすることができる。

• 公開日：2012/10/18
• 出典：移動端末のスリープ状態およびサービスの起動
• 出願人：パナソニック株式会社

直列化及び非直列化回路が、クロスポイントスイッチにより経路付けするために プログラマブルロジックデバイス の入力及び出力信号をグループ化するようにエミュレータ回路基板に提供される。

• 公開日：2010/10/14
• 出典：ネットワーク接続のスイッチングを用いるエミュレータ
• 出願人：メンターグラフィックスコーポレイション

１又はそれ以上の選択された動作パラメータに関し最適化される一方で、残りのパラメータにおける影響を最小にする プログラマブルロジックデバイス のアーキテクチャを提供する。

• 公開日：2011/04/28
• 出典：プログラマブルロジックデバイス用ヘテロ型相互接続アーキテクチャ
• 出願人：アルテラ・コ―ポレ―シヨン