ドレイン の意味・用法を知る

エンジン本体１とブローバイガス通路４とオイルセパレータ５と分離液 ドレイン 通路６を備え、ブローバイガス通路４はエンジン本体１から導出され、オイルセパレータ５はブローバイガス通路４に設けられ、分離液ドレイン通路６はオイルセパレータ５の底部７とエンジン本体１の間に設けられている、エンジンにおいて、オイルセパレータ５はドレインヒータ８を備え、ドレインヒータ８はオイルセパレータ５の底部７に配置されている。

• 公開日：2017/05/18
• 出典：エンジン
• 出願人：株式会社クボタ

たとえば、増幅器入力トランジスタの ドレイン とゲートとの間、および／またはドレインと接地との間などに（１つまたは複数の）保護ダイオードが設けられ得る。

• 公開日：2016/11/04
• 出典：集積回路の静電放電保護
• 出願人：クゥアルコム・インコーポレイテッド

向上した ドレイン マストおよびドレインマストの作製方法を提供する。

• 公開日：2015/05/21
• 出典：ドレインマスト
• 出願人：グッドリッチコーポレイション

第１乃至第８のトランジスタと、第１の容量素子と、第２の容量素子と、を有する駆動回路と、前記駆動回路と電気的に接続された画素と、を有し、前記第１のトランジスタのソース又は ドレイン の一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、前記第１の容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、前記第１の容量素子の第２の電極は、前記第１のトランジスタの...

• 公開日：2017/10/12
• 出典：液晶表示装置の作製方法
• 出願人：株式会社半導体エネルギー研究所

トランジスタの ドレイン やソースが電源レベルや接地レベルに短絡しても、トランジスタのソース−ドレイン間に多大な電流が流れないようにする。

• 公開日：2017/08/10
• 出典：ゲート制御回路および電源回路
• 出願人：株式会社東芝

トランジスタ６１ｂのソースには、電源電圧Ｖｄｄが印加され、トランジスタ６１ｂのゲートは、ゲイン制御部６３、閾値制御部６４、トランジスタ６６のゲート、トランジスタ７５，７７の ドレイン に接続されている。

• 公開日：2017/01/19
• 出典：ボルツマンマシン回路
• 出願人：富士通株式会社

第一、第二 ドレイン （４２、４４）が第一、第二ゲート（１１、１３）に相対して移動するとき、第一交差区域（Ｄ）と第二交差区域（Ｅ）の面積は同時変化し、かつこの変化量は同様である。

• 公開日：2017/09/07
• 出典：ＴＦＴマトリックス基板の構造
• 出願人：深せん市華星光電技術有限公司

入力端子２ａ若しくは２ｂとスイッチ素子１１の間に設けられた第１のコイル７（ＬＦ）と、スイッチ素子１１の ドレイン −ソース間に設けられた第１のコンデンサ８（ＣＦ）と、スイッチ素子１１のドレイン—ソース間に直列に設けられた第２のコンデンサ１０（ＣＭＲ）と、第２のコイル９（ＬＭＲ）で構成され、前記第２のコイル９と前記第２のコンデンサ１０で設定する直列共振周波数が駆動周波数の２倍よりも大きく２．７５倍よりも小さく設定することで、スイッチ素子１１のドレイン−ソース電圧を確実に低減する。

• 公開日：2016/08/22
• 出典：共振インバータおよびスイッチング電源装置
• 出願人：ＴＤＫ株式会社

前記比較部はさらに、前記初期化時に前記第1のトランジスタのゲートおよび ドレイン を接続し、前記比較処理の実行時に前記第1のトランジスタのゲートおよびドレインを切り離す第1のスイッチ素子と、前記初期化時に前記第2のトランジスタのゲートおよびドレインを接続し、前記比較処理の実行時に前記第2のトランジスタのゲートおよびドレインを切り離す第2のスイッチ素子と、第1の端子が前記第1のトランジスタのゲートに接続されるとともに第2の端子に前記参照信号が入力され、前記初期化時に第1のトランジスタのドレインの電圧をサンプリングする第2の容量素子と、第1の端子が前記第2のトランジスタのゲートに接続されるとともに第2...

• 公開日：2015/10/05
• 出典：撮像装置
• 出願人：オリンパス株式会社

...よび第２信号を前記出力回路に供給するプリドライバ回路を備え、前記外部接続端子は、前記第１の場合には、前記第１信号および前記第２信号に応じた出力信号を出力し、前記出力回路は、ソースが前記第１電源ノードに接続され、ゲートに前記第１信号が入力される第１ＰＭＯＳトランジスタと、前記第１ＰＭＯＳトランジスタの ドレイン と前記外部接続端子との間にカスコード接続される第２ＰＯＳトランジスタおよび第３ＰＭＯＳトランジスタと、ソースが第２電源ノードに接続され、ゲートに前記第２信号が入力される第１ＮＭＯＳトランジスタと、前記外部接続端子と前記第２電源ノードとの間で、前記第１ＮＭＯＳトランジスタにカスコード接続される...

• 公開日：2017/09/21
• 出典：半導体集積回路
• 出願人：株式会社東芝