ドレイン の意味・用法を知る

前記トランスコンダクタンス比例電流生成回路は、温度に対して電流値が安定した第１の電流を流す電流源と、温度に対して抵抗値が安定した抵抗と、ゲートと ドレイン が前記抵抗に接続して、前記第１の電流が流れる第１のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタとゲートが共通で、前記第１の電流が流れる第２のＰＭＯＳトランジスタと、前記第２のＰＭＯＳトランジスタのドレインに、ゲートとドレインが接続し、ソースが接地する第１のＮＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタとゲートが共通で、ソースが接地し、前記第１の電流が流れる第２のＮＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのゲート電圧...

• 公開日：2017/09/21
• 出典：オフセット補正回路およびトランスコンダクタンス比例電流生成回路
• 出願人：富士電機株式会社

第１乃至第７のトランジスタと、第１乃至第５の配線と、を有し、前記第１のトランジスタのゲートは、前記第１の配線に電気的に接続され、前記第１のトランジスタのソース及び ドレイン の一方は、第１の電圧が与えられ、前記第１のトランジスタのソース及びドレインの他方は、前記第５のトランジスタのソース及びドレインの一方に電気的に接続され、前記第２のトランジスタのゲートは、前記第２の配線に電気的に接続され、前記第２のトランジスタのソース及びドレインの一方は、第２の電圧が与えられ、前記第２のトランジスタのソース及びドレインの他方は、前記第５のトランジスタのソース及びドレインの一方に電気的に接続され、前記第３のトラン...

• 公開日：2016/04/21
• 出典：半導体装置
• 出願人：株式会社半導体エネルギー研究所

受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、前記ソースの電位を基準電位に固定可能な第１スイッチ部と、前記トランジスタの ドレイン に接続された第２スイッチ部と、前記ドレインに接続された第３スイッチ部と、前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第...

• 公開日：2018/03/15
• 出典：信号出力回路、イメージセンサ及び撮像装置
• 出願人：富士通株式会社

...に基づきインダクタ４ａに並列に接続される可変容量素子Ｃ１，Ｃ２の容量値を変更することで発振周波数を調整し、調整回路４ｃは、制御信号Ｖｃｎｔｂに基づきトランジスタＴＲ１をオンまたはオフすることで容量素子Ｃ３，Ｃ４をインダクタ４ａに並列接続するか否かを切り替えて、発振周波数を調整し、切り替え回路４ｄは、 ドレイン が抵抗素子Ｒ１〜Ｒ５を介して、トランジスタＴＲ１のソースまたはドレイン及び電源ＶＤＤに接続され、ソースが接地されたｎチャネル型のトランジスタＴＲ２，ＴＲ３を含み、制御信号Ｖｃｎｔｂに基づきトランジスタＴＲ２，ＴＲ３のオンオフを切り替えることで調整回路４ｃのバイアス電圧を切り替える。

• 公開日：2017/06/01
• 出典：電圧制御発振回路及びＰＬＬ回路
• 出願人：株式会社ソシオネクスト

...接続された第１のＰＭＯＳトランジスタと抵抗と、を有し、前記抵抗に基準電圧を発生する基準電圧回路と、前記第１のＰＭＯＳトランジスタ、前記第２のＮＭＯＳトランジスタ及び前記抵抗と同様の関係に接続された第２のＰＭＯＳトランジスタ、第３のＮＭＯＳトランジスタ及び測定用抵抗と、前記第２のＰＭＯＳトランジスタの ドレイン と前記第３のＮＭＯＳトランジスタのドレインに設けられた出力端子と、を備え、前記第２のＰＭＯＳトランジスタのゲートは前記第１のＰＭＯＳトランジスタのゲートと接続され、前記第３のＮＭＯＳトランジスタのゲートは前記第２のＰＭＯＳトランジスタのゲートと接続され、前記抵抗に発生する電圧と測定電流入力端...

• 公開日：2017/09/28
• 出典：電流検出回路
• 出願人：エイブリック株式会社

ソースおよび ドレイン の一方から他方への方向と前記他方から前記一方への方向とのいずれかに電流を供給するＮ型トランジスタと、ソースからドレインへ電流を供給するＰ型トランジスタと、前記Ｎ型トランジスタおよび前記Ｐ型トランジスタの両方の前記ドレインから供給される前記電流の方向に応じた論理値を記憶する記憶素子とを具備するメモリセル。

• 登録日：2020/03/17
• 出典：メモリセルおよび記憶装置
• 出願人：ソニー株式会社

能動バラン回路１０Ａは,ゲートに第1の入力端子１０１ａが接続され,ソースが接地され,第1の出力整合回路１３ａを介して ドレイン に第1の出力端子１０２ａが接続された第1のトランジスタ１１ａと,ゲートに第2の入力端子１０１ｂが接続され,ソースが接地され,第2の出力整合回路１３ｂを介してドレインに第2の出力端子１０２ｂが接続された第2のトランジスタ１１ｂと,第1のトランジスタ１１ａのドレインと第2のトランジスタ１１ｂのゲートとの間に接続された第1の容量素子１４ａと,第2のトランジスタ１１ｂのドレインと第1のトランジスタ１１ａのゲートとの間に接続された第2の容量素子１４ｂとを備える。

• 公開日：2017/07/27
• 出典：能動バラン回路および電力増幅回路
• 出願人：国立大学法人広島大学

ＭＯＳトランジスタに逆方向の ドレイン 電流を流す時にはこの補正回路によって設定された電流設定電圧レベルに応答してＭＯＳトランジスタのオン／オフを制御する制御回路を有する。

• 公開日：2018/03/15
• 出典：駆動制御装置と駆動制御方法
• 出願人：株式会社東芝

レジスタファイル回路であって、仮想供給電圧および書込みワード線に結合されたメモリセルと、ゲート、ソース、および ドレイン を有する第1のヘッダPFETであって、前記第1のヘッダPFETのソースがシステム供給電圧に結合され、前記第1のヘッダPFETのゲートが書込み信号を受信するためにドライバ回路の出力信号に結合され、前記第1のヘッダPFETのドレインが前記仮想供給電圧に結合される第1のヘッダPFETと、ゲート、ソース、およびドレインを有する第1のヘッダNFETであって、前記第1のヘッダNFETのドレインが前記仮想供給電圧に結合され、前記第1のヘッダNFETのゲートが書込み信号を受信するために前記ドラ...

• 登録日：2020/02/28
• 出典：レジスタファイル回路および最小動作供給電圧を改善するための方法
• 出願人：ノキアモービルフォーンズリミテッド

前記 ドレイン コンタクトは、前記ＩＩＩ−Ｎ層の下側の逆を向くドレイン頂部側と、前記ＩＩＩ−Ｎ層の下側を向くドレイン底部側とを有し、前記ドレイン底部側は、ドレイン第１端と、前記ドレイン第１端の反対側であるドレイン第２端と、前記ドレイン第１端から、前記ドレイン第１端よりも前記ドレイン頂部側に近いドレイン中間点まで上昇するドレイン第１側部と、前記ドレイン中間点から、前記ドレイン中間点よりも前記ドレイン頂部側から遠い前記ドレイン第２端まで下降するドレイン第２側部とを有する、請求項９に記載のデバイス。

• 登録日：2020/02/14
• 出典：ＩＩＩ－Ｎデバイスの凹部に形成されるオーミックコンタクト
• 出願人：トランスフォームインコーポレイテッド