クロック端子 の意味・用法を知る

センサ素子を順次選択をするために外部入力するクロック信号を参照電圧 クロック端子 から供給される信号ＶREFより生成する。

• 公開日：2017/04/13
• 出典：多素子センサ
• 出願人：セイコーＮＰＣ株式会社

そして、ＩＣ１またはＩＣ２の他方のデータ端子および クロック端子 にそれぞれクロック信号およびデータ信号が入力された場合には、クロック端子に入力されたデータ信号の信号レベルの変化のタイミングで、データ端子に入力されたクロック信号のレベルが検出されるように構成されている。

• 公開日：2016/06/20
• 出典：データ通信装置
• 出願人：船井電機株式会社

ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受ける クロック端子 ７ｅがＸＦＰ規格のＰ＿Ｄｏｗｎ端子７ｐ及びＭｏｄ＿Ａｂｓ端子７ｑに接続され、ファームウェアのコンピュータプログラムＰｒを受けるデータ端子７ｆがＸＦＰ規格のＭｏｄ＿ＤｅＳｅｌ端子７ｒに接続されているので、ＸＦＰ規格に準拠した光トランシーバを分解しコネクタを追加する加工等を行うこと無く、回路を複雑とすること無く、回路の規模を増大させること無く、コストも増大させること無く、既存のＸＦＰ規格の端子を用いることによって、ファームウェアのコンピュータプログラムＰｒを外部からダウンロードできる。

• 公開日：2013/11/21
• 出典：光トランシーバ
• 出願人：住友電気工業株式会社

データ入力端子Ｐ１１，Ｐ１２は、第１ クロック端子 と第２クロック端子との間に配置されている。

• 公開日：2011/06/30
• 出典：送受信システムおよび画像表示システム
• 出願人：ザインエレクトロニクス株式会社

通信インタフェース装置は、第１の端子２０１に接続されたチップセレクト端子、第２の端子２０２に接続された クロック端子 、及び第３の端子２０３に接続されたデータ端子を有するＳＰＩインタフェース回路１０１と、第１の端子２０１に接続されたクロック端子、及び第３の端子２０３に接続されたデータ端子を有するＩ２Ｃインタフェース回路１０２とを備え、ＳＰＩインタフェース回路１０１で通信する場合は、第１の端子２０１に固定信号を入力し、第２の端子２０２にクロック信号を入力し、第３の端子２０３にデータ信号を入力し、Ｉ２Ｃインタフェース回路１０２で通信する場合は、第１の端子２０１にクロック信号を入力し、第３の端子２０３に...

• 公開日：2012/01/12
• 出典：通信インタフェース装置及び通信方法
• 出願人：ラピスセミコンダクタ株式会社

...各段の前記第３端子が前記第１電源に共通接続されると共に、各段の前記第２制御端子が各段の前記発光サイリスタの前記第１制御端子にそれぞれ接続され、前記各段の発光サイリスタを順に走査する走査回路部と、前記第２電源により動作して前記走査回路部を駆動するための第１クロック信号及び第２クロック信号を生成し、第１ クロック端子 及び第２クロック端子からそれぞれ出力する第２駆動回路とを備え、奇数段の前記走査サイリスタにおける前記第４端子は、前記第１クロック端子に共通接続され、偶数段の前記走査サイリスタにおける前記第４端子は、前記第２クロック端子に共通接続され、初段の前記走査サイリスタにおける前記第２制御端子は、第...

• 公開日：2012/01/19
• 出典：駆動装置、プリントヘッド及び画像形成装置
• 出願人：株式会社沖データ

また、ＤＦＦ１〜３２の各 クロック端子 ＣＰは共通のトグルフリップフロップ（以下ＴＦＦという）１の出力端子Ｑに接続し、この出力端子Ｑからのクロックパルスの立ち上がり毎に後段からの出力を取り込んで、カウント動作を行う。

• 公開日：2005/06/23
• 出典：Ｄ級増幅器
• 出願人：セイコーＮＰＣ株式会社

内部クロック入力を含むタイプのＳＤＲＡＭにテストクロック信号ＣＬＫを供給するテスト回路を備えた装置であって、該テスト回路３０と該ＳＤＲＡＭとは、共通のパッケージに収容されており、該共通のパッケージは、クロック信号ＸＣＬＫを受け取るように構成された クロック端子 ３２と、クロックイネーブル信号ＣＫＥを受け取るように構成されたクロックイネーブル端子５４と、テストイネーブル信号ＣＬＫＴＳＴを受け取るように構成されたテストイネーブル端子４８とを有しており、該テスト回路は、バッファイネーブル端子３６上のバッファイネーブル信号に応答して、該クロック端子３２を出力端子に結合するように動作可能な第１のバッファ回路...

• 登録日：2005/07/08
• 出典：ＳＤＲＡＭクロッキングテストモード
• 出願人：マイクロンテクノロジー，インコーポレイテッド

ＣＭＯＳインバータ回路に貫通電流防止用トランジスタとクロックトランジスタを加えた回路で第１種のインバータ３１，３２を構成し、この後段に第２種のインバータ３３，３４を接続し、第１種のインバータ３１，３２のクロックトランジスタのゲートを クロック端子 ３８Ａに、第２種のインバータ３３，３４にまたがって接続した帰還用トランジスタＭＮ３２のゲートをクロック端子３８Ｂに接続する。

• 公開日：1999/07/02
• 出典：ラッチ回路およびＤＦＦ回路
• 出願人：新日本無線株式会社

または、 クロック端子 Ｃをブロックセル１０内でその中心近傍に設け、ブロックセル１０の周縁のうち異なる複数の箇所からクロック端子Ｃまでクロック信号線を配線するための配線領域ＬＰ1〜ＬＰ4をブロックセル１０内に設ける。

• 公開日：2002/03/15
• 出典：ブロックセル、ブロックセルの設計方法及びブロックセルの設計支援装置
• 出願人：セイコーエプソン株式会社